

43835 - Sensores e Sinais

ADCs e DACs: Fundamentos de Operação e Caracterização Funcional


Paulo Pedreiras, Pedro Fonseca, DETI/IT/UA

2025-2026, Sem. 2

- 1 Introdução e Motivação
- 2 Conceitos Fundamentais e Parâmetros de Desempenho
- 3 ADC: Arquiteturas e Características
 - Arquiteturas
 - Comparação de Arquiteturas
- 4 Aplicações Práticas: exemplos
- 5 DAC: Arquiteturas e Características
 - Arquiteturas
 - Arquiteturas Básicas de DAC
- 6 Resumo e Conclusões

- 1 Introdução e Motivação
- 2 Conceitos Fundamentais e Parâmetros de Desempenho
- 3 ADC: Arquiteturas e Características
 - Arquiteturas
 - Comparação de Arquiteturas
- 4 Aplicações Práticas: exemplos
- 5 DAC: Arquiteturas e Características
 - Arquiteturas
 - Arquiteturas Básicas de DAC
- 6 Resumo e Conclusões

Objetivos de Aprendizagem



- 1 Conhecer o papel dos ADCs e DACs na ligação entre os domínios analógico e digital
- 2 Compreender as principais métricas de desempenho de ADCs e DACs
- 3 Identificar diferentes arquiteturas de ADC e DACs e os seus compromissos
- 4 Aplicar critérios de selecção de ADC e DAC para aplicações de processamento de sinal


Importância dos ADCs e DACs

A Revolução Digital

- O processamento de sinal moderno é cada vez mais feito no domínio digital:
 - Aquisição de sinais, aprendizagem automática, comunicações, controlo e supervisão, etc.

A Realidade Analógica

- Os sinais físicos são em geral analógicos
- Temperatura, som, luz, pressão, caudal, ...
- Contínuos no tempo e em amplitude



A Ponte

Os ADCs e DACs são a interface crítica que permite o processamento digital de sinais do mundo real (analógico)

Aplicações do Mundo Real

- **Smartphones**

- Gravação de áudio
- Ecrã táctil
- Sensores (acelerómetro, giroscópio)

- **Dispositivos Médicos**

- ECG, EEG
- Oxímetros de pulso
- Imagiologia médica

- **Comunicações**


- Rádio definido por software
- Estações base 5G/6G

- **Automóvel**

- Fusão de sensores
- LIDAR, radar
- Controlo do motor

- **Industrial**

- Controlo de processos
- Instrumentação
- Monitorização de qualidade




Sumário

- 1 Introdução e Motivação
- 2 Conceitos Fundamentais e Parâmetros de Desempenho
- 3 ADC: Arquiteturas e Características
 - Arquiteturas
 - Comparação de Arquiteturas
- 4 Aplicações Práticas: exemplos
- 5 DAC: Arquiteturas e Características
 - Arquiteturas
 - Arquiteturas Básicas de DAC
- 6 Resumo e Conclusões

O Processo de Conversão ADC

Entrada Analógica → Amostragem → Quantização → Saída Digital



Três Passos Fundamentais:

- 1 **Amostragem:** Capturar valores em intervalos de tempo discretos
- 2 **Quantização:** Mapear amplitudes contínuas em níveis discretos
- 3 **Codificação:** Converter estes níveis discretos em códigos digitais binários


Amostragem: Capturar o Sinal

Parâmetros Fundamentais:

- **Taxa de Amostragem** (f_s): Amostras/segundo [Samp/s ou Hz]
- Determina a resolução temporal

Lembrar: Teorema de Amostragem de Nyquist-Shannon

- $f_s > 2 \times f_{max}$, onde f_{max} é a componente de frequência mais alta
- A sub-amostragem leva a **aliasing**




Filtragem Anti-Aliasing

Filtro Anti-Aliasing (AAF)

- Filtro passa-baixo analógico antes do ADC
- Atenua frequências acima de $f_s/2$
- Tipos típicos: Butterworth, Chebyshev, Elíptico

Domínio analógico - não tratado nesta UC. Mas é importante reconhecer a sua importância e a sua necessidade.



Quantização: Discretizar a Amplitude


Processo de Quantização:

- Mapeia valores contínuos para níveis discretos
- Determinado pela resolução (N bits)
- Número de níveis = 2^N

Erro de Quantização:

- Erro inerente da representação discreta
- Erro máximo = $\pm \frac{1}{2}$ LSB
- LSB (q) = Bit Menos Significativo

$$\text{LSB} = \frac{V_{ref}^+ - V_{ref}^-}{2^N - 1}$$



Exemplos de Resolução:

- ADC de 8 bits: 256 níveis
- ADC de 12 bits: 4.096 níveis
- ADC de 16 bits: 65.536 níveis
- ADC de 24 bits: 16.777.216 níveis

Gama Dinâmica

Relação entre a gama de conversão e a resolução

$$DR = 2^N - 1, \quad DR \text{ (dB)} = 6,02N + 1,76$$


onde N = número de bits

Exemplo: ADC de 16 bits ≈ 98 dB de gama dinâmica

Relação Sinal-Ruído

$$SNR \text{ (dB)} \approx 6,02N + 1,76$$

(teórico, limitado pela quantização)



Nota: O SNR real é tipicamente inferior devido ao ruído do circuito

Parâmetros de Desempenho - vista geral

Desempenho Estático:

- Erro de Offset
- Erro de Ganho
- Não-Linearidade Diferencial (DNL)
- Não-Linearidade Integral (INL)

Precisão DC e baixa frequência

Desempenho Dinâmico:

- Relação Sinal-Ruído (SNR)
- Sinal para Ruído e Distorção (SINAD)
- Distorção Harmónica Total (THD)
- Gama Dinâmica Livre de Espúrios (SFDR)
- Jitter de Abertura
- Largura de Banda

Desempenho AC e alta frequência

Importante

Diferentes aplicações priorizam diferentes parâmetros!


Desempenho Estático: Erro de Offset e Ganho

Erro de Offset:

- Deslocamento DC na função de transferência
- Todos os códigos deslocados por uma quantidade constante
- Pode ser corrigido por HW ou SW via calibração
- Especificado em LSBs ou mV

Erro de Ganho:

- Desvio do declive do ideal
- Afeta a gama de escala completa
- Pode ser corrigido por SW via calibração
- Especificado em % de FSR ou LSBs



A FT de um DAC/ADC pode ser expressa como:


$$D = K + G \cdot A$$

A correcção destes erros consiste em encontrar (experimentalmente ou por outros meios) um K e G adequados.

Desempenho Estático: DNL e INL


Não-Linearidade Diferencial (DNL):

- Desvio da largura do código do ideal de 1 LSB
- Medido para cada código
- $DNL > +1 \text{ LSB} \rightarrow$ códigos em falta
- $DNL < -1 \text{ LSB} \rightarrow$ não-monotónico
- Crítico para monotonicidade



Não-Linearidade Integral (INL):

- Desvio máximo da função de transferência ideal
- Efeito cumulativo dos erros DNL
- Afeta linearidade e distorção
- Especificado em LSBs ou % de FSR



Desempenho Dinâmico: SNR


Relação Sinal-Ruído (SNR):

- Rácio da potência do sinal para a potência do ruído
- Inclui quantização + ruído do circuito
- Expresso em dB
- SNR devido à quantização (*):

$$\text{SNR}_{\text{AD}} = 6,02N + 1,76\text{dB}$$

Admitindo que o sinal é sobre-amostrado
(i.e. $BW < \frac{f_s}{2}$) temos:

$$\text{SNR}_{\text{AD}} = 6,02N + 1,76 \text{ dB} + 10 \log \frac{f_s}{2*BW}$$



(*)



- Tem por referência uma onda sinusoidal de amplitude máxima (FS)
- Em geral (mas nem sempre) pode ser tratado como ruído branco.

DACs - Desempenho Dinâmico

As DACs, com as devidas adaptações, partilham as características das ADCs anteriormente consideradas.

Todavia há algumas características específicas que devem ser consideradas:


- Tempo de estabelecimento
- Transiente espúrio (*glitch*)



DACs - Tempo de estabelecimento

Tempo de estabelecimento:


- Definido como o tempo que medeia entre uma alteração de código e o instante em que a saída fica definitivamente numa certa faixa de erro
- A faixa de erro é comummente definida como 1 ou $\frac{1}{2}$ LSB



DACs - Transiente espúrio

Transiente espúrio (glitch):

- Origem no hardware (e.g. imprecisões de timing nos comutadores, acoplamento capacitivo)
- Medem-se em V/s e corresponde à área total do glitch
- Ocorre nas transições, mais importante na transição de 0111...11 para 1000...00 (porquê ?)
- Gera harmónico a $2, 3, 4, \dots \cdot f_o$, sendo $2f_o$ a mais importante. As harmónicas que ficam “dentro da banda” não podem ser filtradas (porquê ?)




Sumário


- 1 Introdução e Motivação
- 2 Conceitos Fundamentais e Parâmetros de Desempenho
- 3 ADC: Arquiteturas e Características
 - Arquiteturas
 - Comparação de Arquiteturas
- 4 Aplicações Práticas: exemplos
- 5 DAC: Arquiteturas e Características
 - Arquiteturas
 - Arquiteturas Básicas de DAC
- 6 Resumo e Conclusões

Visão Geral das Arquiteturas de ADC

- Cinco arquiteturas fundamentais de ADC para DSP:
 - 1 Aproximações Sucessivas (SAR)
 - 2 Sigma-Delta ($\Sigma\Delta$)
 - 3 Conversores Flash
 - 4 Subranging (Pipelined)
 - 5 Bit-Por-Estágio (Série/Ripple)
- Cada uma tem vantagens distintas para aplicações específicas
- Compromissos principais: velocidade, resolução e custo




Princípio de Funcionamento:



ADC de Aproximações Sucessivas

Princípio de Funcionamento:


- Algoritmo de pesquisa binária
- Testa sequencialmente cada bit, do MSB ao LSB
- Conversão de N-bits requer N passos
- Comparador testa se saída da DAC > entrada analógica



Componentes do ADC SAR

Componentes Principais:


- Amplificador Sample-and-Hold (SHA)
- Registo de Aproximações Sucessivas (SAR)
- DAC interno (determina a precisão)
- Comparador
- Lógica de temporização e controlo



Successive Approximation – example of a 4-bit ADC

Processo de Conversão:

- 1 Comando CONVERT START inicia o ciclo
- 2 SHA entra em modo hold
- 3 Pesquisa binária:
 - MSB configurado para "1", testado, mantido ou reposto
 - Processo repete-se para cada bit
- 4 Sinal EOC/DRDY indica conclusão



Vantagens:

- Resoluções até 16 bits
- Latência media
- Excelente para aquisição de dados multiplexados
 - Muito comum em micro-controladores

Desempenho Típico:

- 8-bit: algumas centenas de nanossegundos
- 16-bit: vários microssegundos
- Taxas de amostragem: 125 kSamp/s a 1.5 MSamp/s típico
- Potência: 3.5 mW a 150 mW

22.1 INTRODUCTION

The PIC32 12-bit High-Speed Successive Approximation Register (SAR) Analog-to-Digital Converter (ADC) includes the following features:

- 12-bit resolution
- Up to eight ADC modules with dedicated Sample and Hold (S&H) circuits (see **Note 1**)
- Two dedicated ADC modules can be combined in Turbo mode to provide double conversion rate
- Single-ended and/or differential inputs
- Can operate during Sleep mode
- Supports touch sense applications
- Up to six digital comparators
- Up to six digital filters supporting two modes:
 - Oversampling mode
 - Averaging mode
- FIFO and DMA engine for dedicated ADC modules (see **Note 2**)
- Early interrupt generation resulting in faster processing of converted data
- Designed for motor control, power conversion, and general purpose applications


Visão Geral do ADC Sigma-Delta

Conceitos Principais:

- Sobreamostragem
- Modelação (shaping) do ruído de quantização
- Filtragem digital
- Decimação

Principais Vantagens:

- Alta resolução (até 24 bits)
- Excelente linearidade diferencial
- Baixo custo, não requer ajuste
- Ideal para aplicações de baixa largura de banda e alta resolução




Princípio da Sobreamostragem

Sobreamostragem por fator K:


- Taxa de amostragem: Kf_s (onde $K \gg 1$)
- Ruído de quantização distribuído por largura de banda maior
- LPF digital remove ruído fora de banda
- Melhora o número efetivo de bits (ENOB)
- Relaxa requisitos do filtro anti-aliasing

$$\text{ENOB} = \frac{\text{SNR}(\text{dB}) - 1.76}{6.02}$$





Funcionamento Geral:

- Integrador constantemente a subir/descer
- Comparador de 1-bit (ADC) toma decisão
- DAC de 1-bit em malha de realimentação
- Saída média do DAC igual à tensão de entrada
- Densidade de uns no fluxo de bits representa a entrada



Decimação:

- Devido à sobre-amostragem, a frequência de saída pode ser reduzida
- Decimação: “deixar passar” uma a cada M amostras
- O filtro de decimação faz a média de M amostras e coloca na saída a sua representação




$\Sigma\Delta$ de Ordem Superior

$\Sigma\Delta$ de Segunda Ordem:

- Dois estágios integradores
- Melhor *shaping* de ruído
- SNR mais alto para determinada razão de sobre-amostragem
- Mais estável que projetos iniciais de ordem superior

Desempenho vs. Ordem:

- 1ª ordem: melhoria de 9 dB/oitava
- 2ª ordem: melhoria de 15 dB/oitava
- 3ª ordem: melhoria de 21 dB/oitava




Características do ADC $\Sigma\Delta$

Vantagens:

- Excelente linearidade
- Filtragem digital on-chip
- Não requer SHA
- Capacidade de auto-calibração

Limitações:


- Atraso elevado (latência)
- Largura de banda limitada
- Tempo de estabilização do filtro digital
 - Filtro digital interno tem tempo de estabilização
 - Entrada em degrau requer estabilização completa do filtro
 - Exemplo (AD1877): Atraso de grupo = $36/f_s$
 - Tempo total de estabilização = $72/f_s \approx 1.5 \text{ ms}$ a 48 kSamp/s
- Difícil multiplexar entradas



Arquitetura do ADC Flash

Princípio de Funcionamento:

- Arquitetura de comparação paralela
- ADC de N-bits requer $2^N - 1$ comparadores
- Todos os comparadores operam simultaneamente
- Escada resistiva fornece tensões de referência
- Saída em "código de termómetro"
- Codificador prioritário converte para binário




Características do ADC Flash

Vantagens:

- Arquitetura de ADC mais rápida
- Atraso de um único comparador
- Taxas de amostragem até 1GHz
- Largura de banda de entrada $> 300 \text{ MHz}$


Limitações:

- Resolução limitada (tipicamente 8-10 bits)
- Alta dissipação de energia
- Tamanho de chip grande (dispendioso)
- 2^N comparadores para N bits
- Capacitância de entrada dependente do sinal




Técnica de Interpolação:

- Reduz número de pré-amplificadores por fator de 2
- Estágios de baixo ganho
- Pontos de decisão interpolados
- Reduz capacitância de entrada
- Minimiza distorção dependente do sinal
- Exemplo: AD9410 (10-bit, 200 MSamp/s, 1.8 W)



Conversão Multi-Estágio:


- Combina múltiplos ADCs de menor resolução
- Primeiro estágio: conversão grosseira
- Subtrair saída do DAC da entrada
- Amplificar resíduo
- Segundo estágio: conversão fina
- Correção digital de erros



Temporização do ADC Pipelined


Considerações de Latência:

- Não adequado para modo ativado por evento
- Pode ser problemático em malhas servo
- Pode ter taxa de conversão mínima
- Típico: latência de 2-4 ciclos de relógio





Conceito Geral:

- Um estágio por bit (N estágios para N bits)
- Cada estágio: saída de bit + saída de resíduo
- Resíduo de um estágio alimenta o próximo estágio
- Dois tipos principais:
 - Binário (série-binário)
 - MagAmp (série-Gray, dobragem)



Estágio Binário Único:



- Amplificador de ganho dois
- Comparador (deteta polaridade)
- DAC de 1-bit
- Resíduo tem descontinuidades nos pontos de comutação
- Tempo de estabilização pobre
- Não adequado para alta velocidade



Arquitetura MagAmp (Dobragem)

Estágio Amplificador de Magnitude:

- Amplificador de valor absoluto
- Ganho de ± 2 (dependente da polaridade)
- Saída em código Gray
- Função de transferência de resíduo suave (sem descontinuidades)
- Excelente para operação de alta velocidade
- Projeto totalmente diferencial



Comparação de Arquiteturas de ADC

Arquitetura	Resolução	Velocidade	Consumo Energ.	Latência
SAR	8-16 bits	Média	Baixa	Muito baixa
$\Sigma\Delta$	12-24 bits	Baixa	Baixa	Alta
Flash	6-10 bits	Muito Alta	Alta	Mínima
Pipelined	8-16 bits	Alta	Média	2-4 ciclos
MagAmp	8-12 bits	Alta	Média	Mínima

Aproximações Sucessivas (SAR):

- Aquisição de dados multiplexados
- Medições single-shot
- Velocidade média, alta resolução

Sigma-Delta ($\Sigma\Delta$):

- Áudio e voiceband
- Medição de alta resolução
- Condicionamento de sinal de sensores

Flash:

- Vídeo, radar, comunicações
- Aplicações de velocidade máxima
- Resolução mais baixa aceitável

Pipelined (Subranging):

- Imagem de alta velocidade
- Sistemas de comunicações
- Amostragem IF
- Onde a latência é aceitável

Bit-Par-Estágio (MagAmp):

- Aplicações de alta velocidade
- Processamento de vídeo
- Osciloscópios digitais
- Alternativa ao flash em resolução superior

Sumário

- 1 Introdução e Motivação
- 2 Conceitos Fundamentais e Parâmetros de Desempenho
- 3 ADC: Arquiteturas e Características
 - Arquiteturas
 - Comparação de Arquiteturas
- 4 Aplicações Práticas: exemplos
- 5 DAC: Arquiteturas e Características
 - Arquiteturas
 - Arquiteturas Básicas de DAC
- 6 Resumo e Conclusões

Selecionar um ADC: Questões Fundamentais

1 Qual é a largura de banda do sinal?

- Determina a taxa de amostragem mínima. Aplicar critério de Nyquist com margem.

2 Que resolução é necessária?

- Determina o número de bits
- Considerar requisitos de gama dinâmica

3 Qual é a amplitude do sinal?

- Determina requisitos de gama de entrada.

4 Limitações ao consumo de energia?

- Restringe a escolha da arquitetura
- Crítico para aplicações alimentadas por bateria

5 Quais são as restrições de custo?

- Afeta a seleção de componentes
- Equilibrar desempenho vs. custo

6 Que interface é necessária?

- SPI, I²C, paralelo, etc.
- Considerações de integração do sistema

Exemplo de Aplicação 1: Gravação de Áudio

Requisitos:

- Largura de banda do sinal: 20 Hz - 20 kHz
- Alta fidelidade: resolução de 24 bits
- Taxa de amostragem: 96 kHz
- Baixo ruído (SNR alto)
- Estéreo (2 canais)

Seleção do ADC:

- **Escolha: ADC Sigma-Delta**
- Justificação:
 - Excelente resolução (24 bits)
 - SNR muito alto (>100 dB)
 - Velocidade moderada suficiente
 - Filtro anti-aliasing relaxado

Exemplo de Aplicação 2: Rádio Definido por Software

Requisitos:

- Largura de banda ampla: DC - 50 MHz
- Taxa de amostragem: 100 MS/s
- Resolução: 14 bits
- Spurious-Free Dynamic Range (SFDR, *) alto (>80 dB)
- Baixa latência

Seleção do ADC:

- **Escolha: ADC Pipeline**
- Justificação:
 - Alta velocidade (100 MS/s)
 - Boa resolução (14 bits)
 - SFDR aceitável
 - Alto débito

(*) Diferença entre a energia do sinal fundamental e a energia do maior sinal espúrio (indesejado) no espectro de saída

Exemplo de Aplicação 3: Sensor de Temperatura

Requisitos:

- Largura de banda muito baixa (DC)
- Taxa de amostragem: 1 kS/s
- Resolução: 12 bits
- Consumo ultra-baixo (bateria)
- Interface simples (I²C/SPI)

Seleção do ADC:

- **Escolha: ADC SAR**
- Justificação:
 - Consumo de energia muito baixo
 - Resolução suficiente
 - Design simples e compacto
 - Integração fácil
 - Baixo custo

Sumário

- 1 Introdução e Motivação
- 2 Conceitos Fundamentais e Parâmetros de Desempenho
- 3 ADC: Arquiteturas e Características
 - Arquiteturas
 - Comparação de Arquiteturas
- 4 Aplicações Práticas: exemplos
- 5 DAC: Arquiteturas e Características
 - Arquiteturas
 - Arquiteturas Básicas de DAC
- 6 Resumo e Conclusões

- DACs convertem sinais digitais em saídas analógicas
- Todos os DACs multiplicam a tensão de referência pelo código digital:
 $V_{out} = V_{ref} \times \text{Código Digital}$
- Arquiteturas comuns:
 - DACs ponderados binários (*binary weighted* ou *ladder networks*)
 - Divisores Kelvin (DACs de String)
 - DACs totalmente decodificados/Termómetro
- A escolha depende dos requisitos de resolução, velocidade e linearidade

Divisor Kelvin (*String DAC*)

Estrutura:


- DAC de N-bits usa 2^N resistências iguais em série
- Descodificador seleciona 1 de 2^N comutadores
- Saída em tensão (na fig.) ou em corrente

Vantagens:

- Estrutura simples, inerentemente monotónico
- Baixo glitch (apenas 2 comutadores mudam numa transição)
- Pode ser feito linear ou (deliberadamente) não-linear

Desvantagens:

- Grande número de resistências para alta resolução
- Impedância de saída variável com o código





Raramente usado como DAC completo. Comum como componente em estruturas complexas

DACs Segmentados

- Combinam DAC totalmente decodificados com subdivisão adicional
- **Divisor Kelvin-Varley (cima):** Divisor Kelvin seguido de outro divisor Kelvin para subdivisão
- Inerentemente monotónico se ambas as secções forem monotónicas
- **Implementação comum (baixo):** MSBs totalmente decodificados, LSBs gerados por ponderação binária

Exemplo: DAC segmentado de 10 bits

- 5 MSBs: 31 comutadores totalmente decodificados
- 5 LSBs: Fontes de corrente ponderadas binárias




Arquiteturas DAC de Baixa Distorção

Tipicamente todas as DACs de alta velocidade e baixa distorção são baseadas em comutação de corrente

Exemplo de implementação prática:

- Uma fonte de corrente por bit produz glitches dependentes do código
- Uma fonte de corrente por nível é inviável
- Abordagem - combinar ambos:
 - MSB descodificados com uma fonte por nível
 - LSB descodificados com uma fonte por bit

10-BIT SEGMENTED DAC



DACs de Interpolação

Analogia à Sobreamostragem de ADC:


- ADC: Sobreamostragem facilita o filtro anti-aliasing
- DAC: Interpolação alcança benefício similar
- Comum em aplicações de RF ("Direct RF", 4G, 5G) e Hi-Fi audio

Processo:

- 1 Inserir "zeros" no fluxo de dados paralelos
- 2 Aumentar taxa de atualização efetiva: $4\times$, $8\times$, ou $16\times$
- 3 Passar por filtro de interpolação digital
- 4 Filtro gera pontos de dados intermediários

Benefícios:


- Move frequências-imagem "para cima"
- Permite filtro analógico mais relaxado, com banda de transição mais larga



Exemplo de Interpolação: 30 MSamp/s $\rightarrow$ 60 MSamp/s


Em cima: DAC convencional a 30 MSPS

- Frequência de saída: $f_o = 10$ MHz
- Imagem em: $30 - 10 = 20$ MHz
- Transição do filtro: 10 a 20 MHz (1 oitava)
- Para atenuação de 60 dB: Butterworth de 10 polos necessário



Em baixo: DAC com Interpolação 2x a 60 MSPS

- Inserir zeros entre amostras
- Filtro de interpolação digital calcula pontos intermédios
- Imagem em: $60 - 10 = 50$ MHz
- Transição do filtro: 10 a 50 MHz (> 2 oitavas)
- Para atenuação de 60 dB: Butterworth de 5-6 polos suficiente



Sumário

- 1 Introdução e Motivação
- 2 Conceitos Fundamentais e Parâmetros de Desempenho
- 3 ADC: Arquiteturas e Características
 - Arquiteturas
 - Comparação de Arquiteturas
- 4 Aplicações Práticas: exemplos
- 5 DAC: Arquiteturas e Características
 - Arquiteturas
 - Arquiteturas Básicas de DAC
- 6 Resumo e Conclusões

- ① **Os ADCs são interfaces essenciais** entre o mundo físico analógico e os sistemas de processamento digital de sinal
- ② **Amostragem e quantização** são processos fundamentais:
 - Regidos pelo teorema de Nyquist-Shannon
 - Resolução determina níveis de quantização
 - Filtragem anti-aliasing é crítica
- ③ **Seleção de arquitetura** envolve compromissos:
 - Flash: Velocidade máxima vs. consumo/área
 - SAR: Desempenho equilibrado, baixo consumo
 - Pipeline: Aplicações de alto débito
 - Sigma-Delta: Máxima precisão e resolução

4 **Métricas de desempenho** devem corresponder aos requisitos da aplicação:

- Parâmetros estáticos (DNL, INL) para precisão DC
- Parâmetros dinâmicos (SNR, SINAD, ENOB, SFDR) para desempenho AC
- Compreender ENOB vs. resolução nominal

5 **Design de sistema** requer atenção aos detalhes analógicos:

- Condicionamento de entrada e filtragem anti-aliasing
- Estabilidade da tensão de referência
- Fontes de alimentação limpas e desacoplamento adequado
- Relógio de baixo jitter
- Layout de PCB cuidadoso (terra, blindagem)

Lembre-se

Não existe o ADC "melhor" — apenas o melhor ADC para a sua aplicação específica!

Tipos Principais de Arquitetura:

① Estruturas Básicas

- Divisor Kelvin (DAC de string) - simples, monotónico
- Totalmente decodificado (termómetro) - baixo glitch
- Ponderado binário - compacto mas glitches dependentes do código

② Estruturas de Alto Desempenho

- DACs segmentados - MSB termómetro + LSB binário
- DACs interpoladores - facilita requisitos de filtro analógico
- DACs sigma-delta - alta resolução, intrinsecamente linear

Compromissos de Projeto

Arquitetura	Resolução	Velocidade	Complexidade
DAC de String	Baixa	Baixa	Muito Baixa
Binário	Alta	Alta	Baixa
Termómetro	Baixa-Média	Alta	Muito Alta
Segmentado	Alta	Alta	Média
Interpolador	Alta	Muito Alta	Alta
Sigma-Delta	Muito Alta	Baixa-Média	Alta

Referência Principal:

- Mixed-signal and DSP Design Techniques, Edited by: Walt Kester, Analog Devices, ISBN: 978-0-7506-7611-3, DOI: 10.1016/B978-0-7506-7611-3.X5000-2. Chapters 1-4.

Recursos Adicionais:

- Notas de Aplicação e Tutoriais da Analog Devices
- Datasheets: famílias AD9772, AD9850, AD1853, AD983x, AD985x